

国防科技大学 2022-2023 学年秋季学期

《数字电路与逻辑设计》考试试卷 (B) 卷

考试形式: 闭卷 考试时间: 120 分钟 满分: 100 分

题号	一	二	三	四	五	六	总分	核分
得分								
评阅人								

注意: 1、所有答题都须写在此试卷纸密封线右边, 写在其它纸上一律无效。

2、密封线左边请勿答题, 密封线外不得有姓名及相关标记。

得分

一、 填空题 (共 7 小题, 每空 1 分, 共 20 分)

1、 $(365)_{10} = (\quad)_{\text{余3-BCD}} = (\quad)_2 = (\quad)_8 = (\quad)_{16}$ 。2、已知 $F = A + \overline{B} + \overline{C}$, 其反函数 $\overline{F}$ 的最大项之积的标准形式为 $F' = \prod M(\quad)$;其对偶函数 F^* 的最小项之和的标准形式为 $F^* = \sum m(\quad)$ 。3、若 $A \oplus A \oplus \cdots \oplus A = 0$, 则 A 的个数必须是_____数; 若 $A \oplus A \oplus \cdots \oplus A = A \ominus A \ominus \cdots \ominus A$, 则 A 的个数应为_____数。 (填“奇或偶”)4、将逻辑函数 $F(A, B, C, D) = \sum_m(0, 2, 8, 10, 14) + \sum_d(4, 9, 11, 12, 13, 15)$ 化为最简“与-或”式的结果为_____。

5、触发器按逻辑功能来分, 有 RS 触发器、_____触发器、_____触发器、_____触发器、_____触发器等。

6、欲构成模 30 的计数器, 若该计数器为二进制计数器, 则需_____级触发器构成; 若该计数器为十进制计数器, 则需_____级触发器构成; 若该计数器为环形计数器, 则需_____级触发器构成; 若该计数器为扭环形计数器, 则需_____级触发器构成。

7、RAM 根据所采用的存储单元工作原理的不同, 可分为_____存储器

和动态随机存储器；一个 12 位地址码、8 位输出的 ROM，其存储容量为_____，
若需将该 ROM 容量扩展为 $8K \times 8$ ，则需对其进行_____扩展。

得分

二、选择题（共 15 小题，每小题 2 分，共 30 分）


1、下列关于 BCD 码的说法不正确是：_____

- (1) BCD 码仅能表示 0~9 这 10 个十进制数
- (2) 8421BCD 码为恒权码
- (3) 余 3 码是在 8421-BCD 码基础上加 0011
- (4) BCD 码是一种至少用 4 位二进制编码表示 1 位十进制数的代码


2、下列_____说法正确？

- (1) CMOS 门电路输入端可以悬空
- (2) TTL 推拉式输出端有可能出现高阻态、高电平、低电平三种状态
- (3) CMOS OD 门输出端允许直接并联使用
- (4) TTL 门与 CMOS 门相互兼容，接口电路无需作任何处理

3、下列_____电路可以实现 $F = \bar{A}$ 的功能。



4、已给逻辑电路如图所示，其输出函数 S 为：_____



- (1) $S = \overline{XYV} + \overline{YZV}$
- (2) $S = \overline{W}X + \overline{W}Z + \overline{X}Y + \overline{X}Z + \overline{V}$
- (3) $S = \overline{W}X + \overline{X}Y + \overline{V}$
- (4) $S = \overline{W}X\overline{Y}Z\overline{V}$

5、下列_____门电路的输入端直接输入模拟信号可以正常工作。

- (1) TTL 反相器
- (2) TTL 与非门
- (3) CMOS 传输门
- (4) CMOS 反相器

6、某触发器有输入 X 和 Y ，已测得在 CP 脉冲作用下输出 Q 具有下表所示之功能_____：

X	Y	Q^{n+1}
1	1	$\overline{Q^n}$
1	0	1
0	1	0
0	0	Q^n

- (1) T-FF (2) RS-FF (3) D-FF (4) JK-FF

7、当边沿 D 型触发器的异步置 0 和异步置 1 端均为低电平有效，若异步置 0 接高电平，异步置 1 端接低电平，则触发器的状态_____：

- (1) 为 1 (2) 无法判断，与 CP 和 D 有关
(3) 为 0 (4) 无法判断，与其原态有关

8、设计模值为 79 的二进制计数器和十进制计数器分别需要_____级触发器。

- (1) 6, 6 (2) 6, 8 (3) 7, 8 (4) 8, 12

9、在时序电路的状态转换表中，若状态数 $N=13$ ，则状态变量数最少为_____。

- (1) 2 (2) 4 (3) 8 (4) 16

10、下列有关施密特触发电路说法**正确**的是：_____

- (1) 该电路无稳态 (2) 该电路有滞回特性
(3) 该电路不能输入模拟信号 (4) 该电路可用于脉冲信号发生器

11、某石英晶体多谐振荡器的输出频率为 f_{out} ，则其固有频率 f_0 =_____。

- (1) f_{out} (2) $2f_{out}$ (3) $\frac{1}{2}f_{out}$ (4) 与 f_{out} 无关

12、为构成 4096×8 位的 RAM，需要_____片 1024×2 位的 RAM，并且需要_____位地址译码以完成寻址操作。

- (1) 4, 3 (2) 8, 12 (3) 16, 12 (4) 32, 18

13、下列几种 A/D 转换器中，_____ ADC 不需要采样电路？

- (1) 双积分型 (2) 并联比较型
(3) 计数型 (4) 逐次渐近型

14、下列几种 A/D 转换器中，_____对均值为 0 的噪声信号抗干扰性能最好。

- (1) 双积分型 (2) 计数型

(3) 逐次渐近型

(4) 并联比较型

15、某位长为 10 的计数型 A/D 转换器，其完成一次 A/D 转换所需的最长时间为
(设时钟频率 $f_{cp} = 100\text{KHZ}$) _____ μs ?

(1) 80

(2) 100

(3) 120

(4) 2560

得分


三、综合题一 (10 分)

某工厂有4个股东，分别拥有40%、30%、20%和10%的股份。一个议案要获得通过，必须有超过一半股权的股东投赞成票。试定义该厂股东对议案进行表决的电路的输入、输出变量，列出电路的真值表，并利用卡诺图求出最简与或式。

得分

四、综合题二 （10 分）

4位二进制同步加法计数器74161的逻辑符号和功能表分别如下图和下表所示，其中Q_D为最高位，CO为进位输出，且CO=Q_DQ_CQ_BQ_AT。试用清零法构成135进制同步加法计数器。




74161 功能表

$\overline{\text{CLR}}$	$\overline{\text{LD}}$	P	T	CP	工作状态
0	×	×	×	×	异步清零
1	0	×	×	↑	同步置数
1	1	0	×	×	保持
1	1	×	0	×	保持

得分

五、综合题三 （15 分）

写出下图所示电路中 $\overline{LD}$ 和 $\overline{CLR}$ 的表达式，画出电路的全状态图，说明该计数器的模值是多少。



74161 功能表

$\overline{CLR}$	$\overline{LD}$	P	T	CP	工作状态
0	X	X	X	X	异步清零
1	0	X	X	↑	同步置数
1	1	0	X	X	保持
1	1	X	0	X	保持

得分

六、综合题四 （15 分）

分析下图所示电路，设各边沿触发器初态为 0。

- （1）写出各触发器的驱动方程、状态方程、输出方程；
- （2）列出状态转换表，画出状态转换图；
- （3）说明电路的功能及特点。

